Avantages d’une solution Ethernet 800G éprouvée sur silicium pour un calcul hautes performances

L’évolution de l’Ethernet haut débit a commencé en 2014 lorsque Arista, Broadcom, Microsoft, Mellanox et Google ont formé le Consortium Ethernet, désormais appelé “Ethernet Technology Consortium”. Depuis, la technologie a été adoptée par plus de 45 membres. La poussée vers l’Ethernet 200G, puis 400G et maintenant 800G est motivée par le besoin insatiable de traiter et de transmettre des charges de travail hautes performances dans diverses applications telles que le calcul haute performance (HPC), la 5G et les applications d’apprentissage en profondeur – sans parler du bande passante agrégée nécessaire pour fournir la somme de ces applications vers et depuis le cloud. En 2020, le consortium a déployé le Spécification 800G, qui a depuis été ratifié par le comité et le groupe de travail des normes IEEE 802.3. Grâce à l’utilisation d’interfaces haut débit, les centres de données hyperscale peuvent prendre en charge les débits de données Ethernet croissants dans les SoC pour les racks de calcul, les commutateurs, les resynchronisateurs, les cartes réseau, les modules optiques, etc. Les normes Ethernet fournissent le cadre de référence pour les interfaces interopérables nécessaires à la conception et à la fabrication de ces SoC et des dispositifs qu’ils prennent en charge.

Il existe une multitude de façons pour un contrôleur Ethernet 800G et une solution PHY de répondre aux exigences de connectivité évolutive et à haut débit des applications gourmandes en données. Cet article décrit une solution Ethernet 800G robuste et éprouvée sur silicium utilisant Synopsys MAC, PCS et PHY IP que les entreprises peuvent utiliser comme guide de référence pour converger plus rapidement vers leur propre conception de SoC Ethernet.

Le besoin d’Ethernet 800G

Les commutateurs ont évolué au cours des 12 dernières années, passant de 640G à 102,4T et prenant en charge des vitesses Ethernet de 10G à 100G/voie et au-delà, des radices de commutation de 64 à 512 voies et des connecteurs enfichables de QSFP+ à QSFPDD800/OSFP, comme illustré à la figure 1 L’Ethernet 800G est au cœur du dernier commutateur 51.2T ainsi que des pluggables 800G qu’il prend en charge.

Fig. 1 : Les commutateurs sont passés de 640G à 102,4T au cours des 12 dernières années.

Les puces Ethernet 800G avec DAC peuvent être utilisées pour la communication en rack et comme interface avec les optiques enfichables standard. La norme pour les modules enfichables 400G, capables de fournir jusqu’à 400G Ethernet lorsqu’ils sont branchés sur la plaque frontale d’une carte de ligne, est désormais largement disponible et adoptée dans les architectures optiques du monde HPC. Il est très important que le rapport d’aspect des conceptions Ethernet 800G soit conforme aux facteurs de forme et aux interfaces de connecteur standard de l’industrie. Il doit également être interopérable lorsqu’il est échangé avec un autre enfichable. Une interopérabilité complète fournira une preuve de concept crédible pour prendre une longueur d’avance sur la conception. Une fois la norme approuvée, vous aurez une longueur d’avance. Les modules 800G de nouvelle génération offrent un doublement de la bande passante par port. La figure 2 montre les données statistiques et prédit que les pluggables 800G dépasseront les 400G d’ici 2025, comme présenté par le groupe Dell’Oro à l’OCP 2022. Avec deux fois plus de voies, les centres de données n’auront pas besoin de changer totalement leur configuration de port pour gérer l’Ethernet 800G, qui faciliter la transition.

Fig. 2 : Les modules enfichables 800G devraient dépasser les 400G d’ici 2025.

Anatomie d’une solution Ethernet 800G robuste

Pour permettre aux adoptants de déployer aujourd’hui des technologies Ethernet avancées, à large bande passante et interopérables, ils ont besoin d’une solution Ethernet 800G éprouvée à référencer. La solution Synopsys 800G Ethernet est basée sur 8 voies de technologie 100Gb/s. L’architecture 800G se compose d’un nouveau contrôle d’accès au support (MAC) et d’une sous-couche de codage physique (PCS), réaffectant essentiellement deux ensembles de la logique Ethernet 400G existante et distribuant les données sur huit voies physiques de 106,25 Gbit/s. Comme la logique PCS Ethernet 400G est réutilisée, le bloc de correction d’erreur directe est conservé pour une compatibilité simple avec les spécifications de couche physique existantes. Cependant, les concepteurs de SoC devront développer des puces pour prendre en charge l’Ethernet 800G afin de répondre aux exigences de tous les éléments de chemin de données de transmission et de réception, permettant les latences les plus faibles et une bande passante plus élevée tout en minimisant les pénalités de puissance ou de coût excessives. Il est également important de conserver la rétrocompatibilité avec des vitesses plus lentes, ce qui garantira l’adoption et l’intégration transparentes de l’Ethernet 800G et au-delà dans les centres de données existants.

Pour fournir ces performances simultanément dans les réseaux 200G/400G/800G, de multiples défis dans les domaines logique et physique sont apparus. Il est difficile d’atteindre la latence, la puissance et la zone les plus faibles avec des vitesses d’horloge plus rapides, des chemins parallèles et des exigences de signalisation complexes. Ce qu’il faut, c’est une FEC hautement efficace pour assurer une latence minimale avec de faibles taux de retransmission afin de compenser les taux d’erreur plus élevés inhérents à des vitesses de communication plus rapides.

La figure 3 représente un schéma de référence pour une puce 800G avec 8 voies de SerDes 100G, PCS 800G, MAC, logique de test et interface d’application. Avoir des fonctionnalités de testabilité et de débogage robustes avec une interface logicielle d’application est la clé du succès du silicium.

Fig. 3 : Un exemple de schéma fonctionnel pour une puce 800G avec 8 voies de SerDes 100G.

La solution Ethernet Synopsys 800G est conçue pour fonctionner comme interface réseau pour des applications telles que les réseaux de centres de données de nouvelle génération. Pour suivre l’augmentation de la bande passante du processeur, du bus et du stockage, les serveurs rack ou lames doivent prendre en charge des débits agrégés de 800 Gb/s à partir de leur carte d’interface réseau (NIC) nécessitant 100 G par voie SerDes et la technologie de câblage. Une telle technologie doit prendre en charge 100 Gb/s par voie physique via un câble biaxial en cuivre ou une fibre. Compte tenu de l’augmentation de la bande passante vers les points de terminaison, les liaisons montantes des commutateurs Top-of-Rack (TOR) devront passer de 8 voies de 400 Gb/s SerDes 8 voies à 800 Gb/s SerDes tout en conservant idéalement la même capacité de dérivation par voie et atteindre. Pour maintenir les performances globales du système avec de nombreuses voies commutant simultanément et pour compenser l’augmentation de la diaphonie, les concepteurs établissent de nombreuses marges dans leurs conceptions. Les bump-maps soigneusement optimisés dans la conception aident à atténuer les problèmes de chute IR, les piles de paquets et les échappements d’itinéraire sur la matrice et à travers le paquet sont plus importants que jamais. Une implémentation de commutateur sur puce 51.2T nécessite à la fois des tuiles Ethernet 800G nord-sud et est-ouest. Ces tuiles réutilisables peuvent être construites et reproduites plusieurs fois sur tous les bords de la matrice pour minimiser le front de mer. L’échappement des paquets, l’intégrité du signal et l’analyse de l’intégrité de l’alimentation constituent la base de la planification de base de la dalle Ethernet 800G. Le durcissement de la puce de test Ethernet 800G impliquait une connaissance approfondie du partitionnement de blocs pour optimiser la conception en front de mer, SerDes, PCS et MAC. Une visibilité totale sur les chemins de données de bout en bout est nécessaire pour resynchroniser, canaliser ou optimiser la latence par rapport à la puissance et à la zone. Enfin, cela implique un flux RTL vers GDS complet au niveau du SoC pour l’intégration front-end et back-end et une collaboration étroite avec les outils EDA pour l’approbation.

La figure 4 illustre les différents cas d’utilisation d’une implémentation 800G de bout en bout à partir de commutateurs 51.2T, de modules enfichables 800G, de DAC à portée étendue ou de câbles en cuivre actifs pour les communications en rack vers des optiques enfichables 800G pour des portées étendues.

Fig. 4 : Cas d’utilisation de l’implémentation 800G de bout en bout.

Conclusion

En plus de l’IP sur silicium prenant en charge la zone cible, la latence, les performances, l’alimentation et l’intégrité du signal, les concepteurs de SoC ont également besoin de toute la documentation et des livrables nécessaires pour réaliser une intégration rapide. Synopsys est un développeur d’Ethernet IP depuis de nombreuses générations, jouant un rôle essentiel dans la définition de l’Ethernet 800G et au-delà des spécifications. Désormais, Synopsys dispose d’une solution Ethernet 800G éprouvée sur silicium que les clients peuvent référencer pour réussir leur propre succès en matière de silicium. Synopsys fournit des livrables faciles à intégrer pour 112G Ethernet PHY, PCS et MAC avec un support de niveau expert qui peut faciliter la vie des clients en réduisant le cycle de conception global et en les aidant à mettre leurs produits sur le marché plus rapidement.

Leave a Comment